뭐...
library ieee; use ieee.std_logic_1164.all; entity FullSubtractor_xor_vhdl is port ( x, y, z : in std_logic; D, B : out std_logic ); end FullSubtractor_xor_vhdl; architecture arc of FullSubtractor_xor_vhdl is begin D <= x xor y xor z; B <= ((not (x xor y)) and z) or ((not x) and y); end arc;
'book > VHDL을 이용한 FPGA 디지털 설계' 카테고리의 다른 글
| lab06. 수의 정렬회로 설계 (0) | 2014.06.25 |
|---|---|
| 7-segment decoder (0) | 2014.06.05 |
| xor을 이용한 전가산기 설계 (0) | 2014.06.04 |
| 전감산기의 설계 (0) | 2014.06.04 |
| 전가산기의 VHDL 설계 (0) | 2014.06.03 |
